寄生电阻和寄生电容越小,高低电平的转换时间Δt 在整个信号中占据的百分比越小,实际输出的波形也就越接近于理想波形,集成电路的电气性能就更优秀。它们只能通过制造工艺的提高 去减小,而不可能完全消失。高k栅介质(High K gate Dielectric)、SOI工艺绝缘体上硅芯片技术(Silicon On Insulator)、“Low-k”低介电常数绝缘体技术等技术都是为了减小CPU中寄生电容采用的方法,而铜互连则有效减小了CPU 中寄生电阻。然而不容乐观的是,随着集成密度的提高,线宽越来越窄,导线之间和晶体管之间的距离越来越近,晶体管栅极层厚度越来 越薄,这几年CPU寄生电容和电阻的增加已经成为CPU制造技术中最难又最亟待解决的问题。